EFLX_CLK chip_tile_x=0, chip_tile_y=0, clk_side=W
    Input=0, pin=i_clk_osc
EFLX_CLK chip_tile_x=0, chip_tile_y=0, clk_side=W
    Input=1, pin=i_clk_pll
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=2
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=3
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=4
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=5
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=6
    Input=0, pin=i_pll_en,  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=7
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=8
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=9
   Output=0, pin=o_pll_lock, output_delay=-1
   Output=1, pin=o_pll_lock_oe, output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=10
   Output=0, pin=o_pll_div2, output_delay=-1
   Output=1, pin=o_pll_div2_oe, output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=11
   Output=0, pin=PLL_REF_CLK_SEL, output_delay=-1
   Output=1, pin=PLL_BYPASS, output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=12
   Output=0, pin=PLL_FBDIV[0], output_delay=-1
   Output=1, pin=PLL_FBDIV[1], output_delay=-1
    Input=1, pin=PLL_LOCK,  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=13
   Output=0, pin=PLL_FBDIV[2], output_delay=-1
   Output=1, pin=PLL_FBDIV[3], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=14
   Output=0, pin=PLL_FBDIV[4], output_delay=-1
   Output=1, pin=PLL_FBDIV[5], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=15
   Output=0, pin=PLL_FBDIV[6], output_delay=-1
   Output=1, pin=PLL_FBDIV[7], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=16
   Output=0, pin=PLL_FBDIV[8], output_delay=-1
   Output=1, pin=PLL_FBDIV[9], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=17
   Output=0, pin=PLL_FBDIV[10], output_delay=-1
   Output=1, pin=PLL_FBDIV[11], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=18
   Output=0, pin=PLL_EN, output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=19
   Output=0, pin=PLL_POSTDIV1[0], output_delay=-1
   Output=1, pin=PLL_POSTDIV1[1], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=20
   Output=0, pin=PLL_POSTDIV1[2], output_delay=-1
   Output=1, pin=PLL_POSTDIV2[0], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=21
   Output=0, pin=PLL_POSTDIV2[1], output_delay=-1
   Output=1, pin=PLL_POSTDIV2[2], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=22
    Input=0, pin=i_osc_en,  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=23
   Output=0, pin=o_osc_ready, output_delay=-1
   Output=1, pin=o_osc_ready_oe, output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=24
   Output=0, pin=o_osc_div2, output_delay=-1
   Output=1, pin=o_osc_div2_oe, output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=25
   Output=0, pin=OSC_EN, output_delay=-1
    Input=0, pin=OSC_READY,  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=26
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=27
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=28
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=29
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=0, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=1, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=1, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=1, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=1, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=2, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=2, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=2, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=2, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=3, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=3, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=3, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=3, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=4, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=4, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=4, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=4, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=5, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=5, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=5, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=5, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=6, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=6, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=6, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=6, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=7, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=7, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=7, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=7, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=8, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=8, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=8, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=8, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=9, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=9, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=9, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=9, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=10, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=10, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=10, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=10, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=11, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=11, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=11, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=11, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=12, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=12, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=12, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=12, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=13, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=13, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=13, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=13, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=14, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=14, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=14, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=14, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=15, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=15, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=15, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=15, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=16, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=16, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=16, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=16, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=17, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=17, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=17, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=17, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=18, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=18, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=18, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=18, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=19, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=19, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=19, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=19, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=20, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=20, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=20, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=20, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=21, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=21, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=21, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=21, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=22, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=22, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=22, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=22, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=23, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=23, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=23, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=23, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=24, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=24, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=24, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=24, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=25, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=25, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=25, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=25, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=26, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=26, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=26, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=26, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=27, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=27, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=27, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=27, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=28, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=28, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=28, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=28, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=29, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=29, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=29, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=29, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=30, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=30, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=30, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=30, chip_y=31
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=0
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=2
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=3
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=4
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=5
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=6
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=7
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=8
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=9
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=10
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=11
    Input=1, pin=i_nreset,  input_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=12
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=13
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=14
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=15
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=16
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=17
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=18
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=19
   Output=0, pin=PLL_REFDIV[0], output_delay=-1
   Output=1, pin=PLL_REFDIV[1], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=20
   Output=0, pin=PLL_REFDIV[2], output_delay=-1
   Output=1, pin=PLL_REFDIV[3], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=21
   Output=0, pin=PLL_REFDIV[4], output_delay=-1
   Output=1, pin=PLL_REFDIV[5], output_delay=-1
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=22
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=23
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=24
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=25
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=26
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=27
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=28
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=29
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=30
EFLX_IOB chip_tile_x=0, chip_tile_y=0, chip_x=31, chip_y=31
